Список публикаций по ключевому слову: «асинхронные FIFO»



Технические науки

Дата публикации: 03.06.2016 г.
Оцените материал Средняя оценка: 5 (Всего: 1)
Соколов Павел Евгеньевич , студент
Бутов Александр Стефанович , канд. техн. наук , доцент
Пеплов Илья Сергеевич , студент
ФГАОУ ВО «Национальный исследовательский университет «Московский институт электронной техники» , Москва г

«Методика разработки RTL асинхронного блока FIFO, оптимизированного по площади и потреблению»

Скачать статью

В данной статье представлено несколько новых проектов асинхронных буферов FIFO. В то время как многие из существующих буферов FIFO имеют высокую пропускную способность при высокой латентности, наша цель заключается в достижении низкой латентности, сохраняя хорошую пропускную способность. Архитектуры в данной статье основаны на круговых массивах памяти, ячейки которых подключены к общим шинам данных. Данные не перемещаются в памяти после их включения в очередь. Чтение и запись из каждой ячейки контролируется двумя, охватывающими весь массив памяти по кругу, указателями: один указатель позволяет включать данные в очередь, а другой – извлекать из неё. С того момента, когда были найдены проблемы в природе кода Грея, обе архитектуры, представленные в этой статье, используют модифицированные счетчики кодов Грея для сравнения указателей и адресации массива памяти. В первой архитектуре представленного буфера FIFO массив памяти адресуется двоичным кодом в то время как указатели конвертируются в код Грея и сравниваются синхронно. Во второй архитектуре FIFO массив памяти адресуется кодами Грея, но сравнение указателей происходит асинхронно. Эти изменения дают преимущество над первой архитектурой в снижении латентности и потребляемой мощности.