Методика разработки RTL асинхронного блока FIFO, оптимизированного по площади и потреблению
Аннотация
в данной статье представлено несколько новых проектов асинхронных буферов FIFO. В то время как многие из существующих буферов FIFO имеют высокую пропускную способность при высокой латентности, наша цель заключается в достижении низкой латентности, сохраняя хорошую пропускную способность. Архитектуры в данной статье основаны на круговых массивах памяти, ячейки которых подключены к общим шинам данных. Данные не перемещаются в памяти после их включения в очередь. Чтение и запись из каждой ячейки контролируется двумя, охватывающими весь массив памяти по кругу, указателями: один указатель позволяет...
подробнее